融媒中心讯/近日，我校物信学院魏榕山教授课题组在集成电路领域国际顶级期刊《IEEE固态电路学报》（IEEE Journal of Solid-State Circuits，简称JSSC）在线发表了题为“An Energy-Efficient Discrete-Time Delta-Sigma Modulator With Dynamic-Range Enhancement and Tri-Level CDAC”的研究论文，福州大学博士研究生魏聪为该篇论文的第一作者，魏榕山教授为唯一通讯作者，福州大学为第一署名单位和唯一通讯单位。

模数转换器（ADC）作为真实物理世界和数字世界之间的桥梁，一直以来在信号链应用领域中扮演着关键角色。随着近年来物联网和智能传感器的蓬勃发展，高性能的模数转换器更受关注。传感器应用下的模数转换器一直朝着更高动态范围（DR）、更高能效的方向发展，然而在传统的设计思路下功耗的降低必然带来性能的损失，所以探索如何在保持精度的同时降低电路的功耗具有十分重要的研究意义和应用价值。

魏榕山教授课题组与浙江大学谭志超研究员课题组合作，从系统架构方面入手，提出了一款基于动态范围增强（DRE）技术和三电平CDAC的高能效Delta-SigmaADC，在功耗仅为2.3μW的情况下实现了94.7dB高动态范围。所提出的DRE技术支持ADC系统在不同输入幅度下自动获取最大收益。在小输入幅度下，系统配置为高环路增益模式，以提供更强的噪声整形能力；在大输入幅度下，系统配置为最大稳定幅度模式，增强系统在大输入幅度下的稳定性。该ADC在180nm CMOS工艺下进行流片与测试验证，实现了179.5 dB的DR FoM。在700Hz带宽内，ADC的DR增加2.1dB。此项工作对高能效模数转换器的系统架构设计进行了研究与分析，在系统架构的优化中探索最优解，所提出的技术在新型智能物联网信号链中具有普遍的应用前景。

JSSC是公认的集成电路国际顶级学术期刊之一，旨在发布集成电路设计领域的最新技术进展和纪录性成果。(杨巧宜)

文章发表链接：

https://ieeexplore.ieee.org/document/10462157